출처
https://www.design-reuse.com/news/48779/cadence-ddr5-lpddr5-ip-tsmc-n5.html

Cadence Design Systems, Inc. (Nasdaq: CDNS) today announced the immediate availability of a complete, silicon-proven Cadence® IP supporting the DDR5 and LPDDR5 DRAM memory standards on TSMC N5 process.

케이던스는 TSMC의 N5 공정에서 DDR5 및 LPDDR5 D램 메모리 표준을 지원하는 완전하고 검증된 실리콘 IP(반도체 회로 지적 자산)를 사용할 수 있게 되었다고 발표했다.

“Designers of next-generation intelligent products require simple, efficient access to high-performance memory,” said Malcolm Humphrey, vice president and general manager of the core compute business for the Compute and Networking Business Unit at Micron. “Micron’s collaboration with Cadence and TSMC enables leading-edge memory interface IP on advanced technology nodes, empowering the ecosystem by bringing complete DDR5 and LPDDR5 DRAM memory solutions to the most advanced systems on chips.”

마이크론 컴퓨팅·네트워킹 사업부의 코어 컴퓨팅 사업부 부사장 겸 총괄 매니저인 말콤 험프리는 "차세대 지능형 제품 개발은 고성능 메모리에 대한 단순하고 효율적인 액세스가 필요하다"고 말했다. 마이크론은 케이던스, TSMC와 협업해 고급 제조 공정에서 첨단 메모리 인터페이스 IP(반도체 회로 지적 자산) 사용을 가능하게 최첨단 반도체 시스템에 완전한 DDR5와 LPDDR5 D램 메모리 솔루션을 도입함으로써 생태계에 힘을 실어준다고 언급했다.

“We’re pleased to see the delivery of Cadence’s DDR5/LPDDR5 IP on the TSMC 5nm process technology, which is optimized for the latest emerging application areas,” said Suk Lee, Senior Director of the Design Infrastructure Management Division at TSMC.

TSMC사의 설계 인프라 관리 부문 선임 디렉터인 석 리(Suk Lee)는 최신 응용 분야에 최적화된 TSMC 5nm 기술 공정에 케이던스의 DDR5/LPDDR5 메모리 IP(반도체 회로 지적 자산)가 제공되어 기쁘다고 말했다.


미국의 반도체 설계툴 제작업체이자 메모리 반도체 원천기술 보유업체인
케이던스가 대만 반도체 생산 업체인 TSMC에 차세대 메모리 기술인
DDR5 및 모바일용 LPDDR5 회로기술과 라이센스를 제공하며
고객들은 TSMC의 5나노 공정을 사용하여 메모리 제품을 주문할 수 있게 된다고 한다.

게다가 미국의 메모리반도체 업체인 마이크론도 TSMC와 협력한다고 언급했다.